|
關注：1
2013-05-23 12:21
求翻譯：Fig. 3 shows the simulation result of the baud-rate generator for different divisor value. ‘rst’, ‘bd_clk’ and ‘sys_clk’ indicate the reset input signal, baud-clock signal and system-clock signal of the baud-rate generator. Fig. 3 shows that when reset input is high, buad-rate generator can produce baud clock of diffe是什么意思？ 待解決
 懸賞分：1
- 離問題結束還有
Fig. 3 shows the simulation result of the baud-rate generator for different divisor value. ‘rst’, ‘bd_clk’ and ‘sys_clk’ indicate the reset input signal, baud-clock signal and system-clock signal of the baud-rate generator. Fig. 3 shows that when reset input is high, buad-rate generator can produce baud clock of diffe
問題補充： |
|
2013-05-23 12:21:38
圖3顯示了不同除數波特率發生器的仿真結果。 '第一個'，'bd_clk'和'SYS_CLK表明復位輸入信號，波特率時鐘信號和系統時鐘的波特率發生器的信號。圖3所示，當復位輸入是高，buad率發生器可以產生不同的頻率取決于除數的波特率時鐘。
|
|
2013-05-23 12:23:18
圖。 3顯示了模擬結果的波特率發生器除數為不同值。 “rst”、“bd_clk”和“sys_clk”顯示“重置輸入信號,波特的時鐘信號和系統的時鐘信號的波特率發生器。 圖。 3表明,當輸入重置為高電平,buad頻率發生器可以產生不同的波特率時鐘頻率取決于價值的除數。
|
|
2013-05-23 12:24:58
。 3個展示波特率發電器的模仿結果為另外除數價值。 `rst’， `bd_clk’和`sys_clk’表明復位輸入信號、波特時鐘信號和波特率發電器的系統時鐘信號。 。 3表示，當復位輸入高時， buad率發電器可能根據除數價值生產另外頻率波特時鐘。
|
|
2013-05-23 12:26:38
圖 3 顯示了不同的除數值的波特率發生器的仿真結果。'rst'、 'bd_clk' 和 'sys_clk' 表明重置輸入的信號、 波特率時鐘信號和波特率發生器的系統時鐘信號。圖 3 顯示高重啟輸入時，布阿島率發電機可以產生不同的頻率取決于除數值的波特率時鐘。
|
|
2013-05-23 12:28:18
無花果。3 次顯示對于不同除數價值的波特費率的發電機的模擬結果。' rst '， ' bd_clk ' 和 ' sys_clk ' 表示被重置的輸入信號，波特時鐘的信號和 的系統時鐘的信號波特費率的發電機。無花果。3 次顯示那是重置輸入時是高的， buad 比率的發電機可以產生取決于除數價值的不同頻率的波特的時鐘。
|
湖北省互聯網違法和不良信息舉報平臺 | 網上有害信息舉報專區 | 電信詐騙舉報專區 | 涉歷史虛無主義有害信息舉報專區 | 涉企侵權舉報專區
