|
關注：1
2013-05-23 12:21
求翻譯：The design was implemented using version 4.2i (speed-file version 1.96) of the Xilinx tool suite. The 50 MHz clock frequency was achieved using a -5 speed grade Virtex-II device. The utilization data is: 1808 logic slices and 18 embedded是什么意思？ 待解決
 懸賞分：1
- 離問題結束還有
The design was implemented using version 4.2i (speed-file version 1.96) of the Xilinx tool suite. The 50 MHz clock frequency was achieved using a -5 speed grade Virtex-II device. The utilization data is: 1808 logic slices and 18 embedded
問題補充： |
|
2013-05-23 12:21:38
設計使用的Xilinx工具套件4.2i版本（速度文件版本1.96）。使用-5速度級別的Virtex-II器件實現了50 MHz的時鐘頻率。利用數據是：1808邏輯片和18個嵌入式
|
|
2013-05-23 12:23:18
這項設計實施使用的是版本4.2(速度的文件版本1.96)xilinx工具套件。 50mhz的時鐘頻率達到了使用一個速度等級-5virtex-ii設備。 利用率數據為:1808邏輯層和18嵌入式
|
|
2013-05-23 12:24:58
設計使用版本4.2i (速度文件版本被實施了1.96)的Xilinx工具隨員。 50兆赫鐘頻使用-5速度等級Virtex-II設備達到了。 運用數據是： 嵌入的1808年邏輯切片和18
|
|
2013-05-23 12:26:38
設計是使用 Xilinx 工具套件的版本 4.2i （速度文件版本 1.96） 實現的。使用-5 速度容量 II 級設備實現了 50 MHz 時鐘頻率。利用數據是： 1808年邏輯切片和 18 嵌入
|
|
2013-05-23 12:28:18
設計使用版本被實施 4.2i( 速度文件的版本 1.96) Xilinx 工具套房中。50 MHz 時鐘頻率被完成使用 - 5 速度等級 VirtexII 設備。使用數據是：1808 年邏輯切和 18 嵌套
|
湖北省互聯網違法和不良信息舉報平臺 | 網上有害信息舉報專區 | 電信詐騙舉報專區 | 涉歷史虛無主義有害信息舉報專區 | 涉企侵權舉報專區
