|
關注：1
2013-05-23 12:21
求翻譯：? ? 熟練掌握 Verilog HDL語言和常用電路模塊設計是什么意思？ 待解決
 懸賞分：1
- 離問題結束還有
? ? 熟練掌握 Verilog HDL語言和常用電路模塊設計
問題補充： |
|
2013-05-23 12:21:38
? ? master verilog hdl language and common circuit module design
|
|
2013-05-23 12:23:18
* * ? ? Verilog HDL proficiency in language and commonly used circuit design of the module
|
|
2013-05-23 12:24:58
? ? Grasps Verilog skilled the HDL language and the commonly used electric circuit module design
|
|
2013-05-23 12:26:38
Familiar with Verilog HDL language and common circuit module design
|
|
2013-05-23 12:28:18
? ? Verilog HDL proficiency in language and commonly used Circuit module design;
|
湖北省互聯網違法和不良信息舉報平臺 | 網上有害信息舉報專區 | 電信詐騙舉報專區 | 涉歷史虛無主義有害信息舉報專區 | 涉企侵權舉報專區
