|
關注：1
2013-05-23 12:21
求翻譯：Design and simulation of the UART has been performed using Verilog under MAX-PLUS II environment [1,4,6,10]. All the functional modules of the UART have been designed and verified separately and then they have been integrated together. Main modules of the UART are (i) baud-rate generator (ii) transmitter module (iii) r是什么意思？ 待解決
 懸賞分：1
- 離問題結束還有
Design and simulation of the UART has been performed using Verilog under MAX-PLUS II environment [1,4,6,10]. All the functional modules of the UART have been designed and verified separately and then they have been integrated together. Main modules of the UART are (i) baud-rate generator (ii) transmitter module (iii) r
問題補充： |
|
2013-05-23 12:21:38
UART的設計和仿真一直使用MAX-PLUS II環境下的Verilog [1,4,6,10]。 UART的全部功能模塊已設計和驗證分開，然后他們已集成在一起。是（i）主要模塊的UART波特率發生器（二）發射模塊（三）接收模塊。
|
|
2013-05-23 12:23:18
設計和模擬的uart使用verilog已執行的最大的環境[plusii1,4,6,10]。 所有的功能模塊單獨uart的設計和驗證,然后他們被集成在一起。 主要模塊的uart是(i)波特率發生器(二)發射器模塊(㈢)接收器模塊中。
|
|
2013-05-23 12:24:58
UART的設計和模仿使用Verilog進行了在MAX-PLUS II環境(1,4,6,10之下)。 UART的所有功能模塊被設計了，并且分開地核實他們一起然后集成了。 UART的主要模塊是(i)波特率發電器(ii)發射機模塊(iii)接收器模塊。
|
|
2013-05-23 12:26:38
[1,4,6,10] MAX-PLUS II 環境下使用語言已執行的 UART 設計與仿真。所有的功能模塊的 UART 已設計并獨立核實，然后他們已經被集成到一起。(I) 波特率發生器 (二) 發射器模塊 (三) 接收模塊的 UART 主要模塊。
|
|
2013-05-23 12:28:18
UART 的設計和模擬在最大以上 II 種環境下使用 Verilog 被實行了 (1,4,6， 10)。UART 的所有實用模塊單獨被設計和確認了，然后他們一起集成了。UART 的主要模塊是 (i) 波特費率的發電機 (ii) 傳送者模塊 (iii) 接收者模塊。
|
湖北省互聯網違法和不良信息舉報平臺 | 網上有害信息舉報專區 | 電信詐騙舉報專區 | 涉歷史虛無主義有害信息舉報專區 | 涉企侵權舉報專區
