|
關注：1
2013-05-23 12:21
求翻譯：The test bed used to validate various design approaches is shown in Fig.3. The setup consists of an Analog Devices ADMC-401 DSP development board, the 1MHz, 8-bit DPWM chip [5], and the buck converter power stage.是什么意思？ 待解決
 懸賞分：1
- 離問題結束還有
The test bed used to validate various design approaches is shown in Fig.3. The setup consists of an Analog Devices ADMC-401 DSP development board, the 1MHz, 8-bit DPWM chip [5], and the buck converter power stage.
問題補充： |
|
2013-05-23 12:21:38
圖 3 顯示了用于驗證各種設計方法的試驗臺。安裝程序包括模擬設備 ADMC-401 DSP 開發板、 1 兆赫、 8 位 DPWM 芯片 [5] 和降壓轉換器功率階段。
|
|
2013-05-23 12:23:18
該測試床用以驗證辦法不同的設計,是顯示fig.3。 在安裝程序包括一個模擬裝置admc401DSP發展委員會、1MHz,8-bit dpwm芯片[5],降壓轉換器權力階段。
|
|
2013-05-23 12:24:58
試驗臺曾經確認各種各樣的設計方法顯示在。 設定包括一個模擬裝置ADMC-401 DSP發展委員會、1MHz、8位DPWM芯片[5)和大型裝配架交換器力量階段。
|
|
2013-05-23 12:26:38
圖 3 顯示了用于驗證各種設計方法的試驗臺。安裝程序包括模擬設備 ADMC-401 DSP 開發板、 1 兆赫、 8 位 DPWM 芯片 [5] 和降壓轉換器功率階段。
|
|
2013-05-23 12:28:18
圖 3 顯示了用于驗證各種設計方法的試驗臺。安裝程序包括模擬設備 ADMC-401 DSP 開發板、 1 兆赫、 8 位 DPWM 芯片 [5] 和降壓轉換器功率階段。
|
湖北省互聯網違法和不良信息舉報平臺 | 網上有害信息舉報專區 | 電信詐騙舉報專區 | 涉歷史虛無主義有害信息舉報專區 | 涉企侵權舉報專區
