|
關注：1
2013-05-23 12:21
求翻譯：In a Conditional Statement at the specified location in a Verilog Design File (.v), you specified a condition expression that Quartus II Integrated Synthesis cannot use to classify the edges in the enclosing Always Construct's Event Control. When an Event Control contains multiple edges, Quartus II Integrated Synthesis是什么意思？ 待解決
 懸賞分：1
- 離問題結束還有
In a Conditional Statement at the specified location in a Verilog Design File (.v), you specified a condition expression that Quartus II Integrated Synthesis cannot use to classify the edges in the enclosing Always Construct's Event Control. When an Event Control contains multiple edges, Quartus II Integrated Synthesis
問題補充： |
|
2013-05-23 12:21:38
在條件語句在Verilog設計文件（V）在指定的位置，您指定的條件表達式，Quartus II集成綜合不能使用分類封閉總是構造的事件控制的邊緣。事件控制包含多個邊緣時，Quartus II集成綜合區別分析總是構造條件語句的異步控制信號從時鐘。例如，下面的代碼片段包含總是構造的事件控制包含三個邊緣---兩個異步復位和時鐘
|
|
2013-05-23 12:23:18
在一個條件語句中指定位置的verilog設計文件(.v),則指定一個條件表達式,不能使用quartusii綜合分類的邊緣封閉構造的事件總是控制。 當一個事件控件包含多個邊緣,quartusii綜合分析區別異步控制信號通過分析條件語句的時鐘在一定結構。
|
|
2013-05-23 12:24:58
|
|
2013-05-23 12:26:38
在語言設計文件 （.v） 中指定位置處的條件語句，您指定一個條件表達式，Quartus II 綜合合成能使用分類中封閉始終構造的事件控制的邊。當事件控制包含多條邊時，Quartus II 綜合合成的異步控制信號從時鐘區分通過分析中始終構造的條件語句。例如，下面的代碼片段包含始終構造其事件的控件包含三條邊---兩%
|
|
2013-05-23 12:28:18
|
湖北省互聯網違法和不良信息舉報平臺 | 網上有害信息舉報專區 | 電信詐騙舉報專區 | 涉歷史虛無主義有害信息舉報專區 | 涉企侵權舉報專區
